應對AI算力挑戰 之光半導體分享矽光子與 CPO 技術關鍵

之光半導體（Latitude Design Systems）創辦人暨技術長陳昇祐博士，受邀至國立成功大學智慧半導體及永續製造學院，針對「AI 資料中心的矽光子與 CPO 技術」發表專題演講。

隨著 AI 模型參數邁向兆級規模，算力叢集的互連頻寬已成為制約效能的關鍵瓶頸。之光半導體（Latitude Design Systems）創辦人暨技術長陳昇祐博士，日前受邀至國立成功大學智慧半導體及永續製造學院發表演講。他指出，面對 AI 算力暴增所帶來的挑戰，CPO（光電共封裝）技術已成關鍵解方，而要落實大規模量產，產業需仰賴更精準的系統級異質整合來確保製造良率。

突破物理極限：CPO 架構提升能源效率

陳昇祐博士在演講中分析，AI 工廠的擴展正受到傳統電訊號傳輸距離與功耗的雙重夾擊。CPO 架構透過移除傳統光模組中多餘的 DSP 重定時器，大幅簡化訊號路徑 。相較於傳統可插拔光模組，CPO 架構在 1.6T 世代預計能節省約 50% 的功耗 ，這不僅是成本優勢，更是支撐 AI 算力持續指數級成長的重要物理基礎。

以模擬定義製造：精準預測製程變異

針對市場關注的先進製造議題，陳博士深入剖析了 EDA 工具在 CPO 時代的關鍵角色。由於矽光子晶片對製程變異極度敏感，即便是一奈米的波導寬度誤差也可能影響光訊號品質，因此在進入昂貴的封裝環節前，必須進行全系統的模擬。

他於現場展示了之光半導體 PIC Studio 平台的系統級模擬能力，之光半導體的 PIC Studio 平台已提前佈局，支援包括 SiPh、SiN、InP 以及 TFLN 等多種材料體系的協同設計 ，協助設計者在複雜的「光電熱」多物理場中找到最佳解。協助設計團隊在異質整合的複雜環境中，提前鎖定最佳參數，顯著降低硬體試錯成本。

異質整合與跨域協作

展望未來技術路徑，陳博士指出，為了追求更極致的能效產業將迎來異質整合的百家爭鳴時代。包括 MicroLED 與TFLN（薄膜鈮酸鋰）等新興材料技術將與矽光子互補共存 。他強調，光電整合是一場跨領域的協作，需要從晶片設計、封裝到系統端的緊密配合。之光半導體將持續透過先進的設計工具，協助台灣學界與產業界培養跨領域的系統級思維的研發人才，加速矽光子與CPO技術發展。